首页 > 其他 > 详细

FPGA——vivado FIFO问题记录

时间:2021-02-23 23:27:14      阅读:131      评论:0      收藏:0      [点我收藏+]

synchronization stages

技术分享图片
异步时钟FIFO独有的值
表示FIFO 读时钟域的 empty拉低的时间
当 synchronization stages = 4时
在write_data_count被写入值后,经过(synchronization stages + 2) = 4个读时钟上升沿,拉低empty且read_data_count+1,表示可以开始读了
技术分享图片

write_data_out

写时钟第一个上升沿检测到读使能,写入一个数据
写时钟第二个上升 write_data_out + 1
技术分享图片

FPGA——vivado FIFO问题记录

原文:https://www.cnblogs.com/cnlntr/p/14437878.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!