makefile的简单实例 转自 https://blog.csdn.net/wcl199274/article/details/39140459
makefile的最基本的描述规则：
TARGET... :PREREQUISITES...
COMMAND
...
...
TARGET：规则生成的目标文件，通常是需要生成的程序名（例如前面出现的程序名test）或者过程文件（类似.o文件）。
PREREQUISITES：规则的依赖项，比如前面的Makefile文件中我们生成test程序所依赖的就是test.cpp。
COMMAND：规则所需执行的命令行，通常是编译命令。这里需要注意的是每一行命令都需要以[TAB]字符开头。
原文：https://www.cnblogs.com/yi-mu-xi/p/14436707.html