首页 > 系统服务 > 详细

paper:synthesizable finit state machine design techniques using the new systemverilog 3.0 enhancements之enhanced coding styles

时间:2016-05-09 09:39:43      阅读:150      评论:0      收藏:0      [点我收藏+]

1.ANSI style 的代码比较紧凑。

技术分享

 

下面规范推荐,比较好

 

技术分享

 

下面是带有parameter的module header的完整规范

技术分享

 

 

一般1bit ,大家都是wire signal1 = gen_signal1_logic; 这种写法。似乎也不是直接assign signal1=gen_signal1_logic,不声明wire signals;。

技术分享

 

 

个人一般就用always@(*),觉得带个()这样1.易于跟seq的统一2.易于看到*。

技术分享

paper:synthesizable finit state machine design techniques using the new systemverilog 3.0 enhancements之enhanced coding styles

原文:http://www.cnblogs.com/chip/p/5472610.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!