首页 > 其他 > 详细

FPGA知识大梳理(二)verilogHDL语法入门(2)

时间:2016-02-29 18:07:09      阅读:154      评论:0      收藏:0      [点我收藏+]

1,时序逻辑。将上次的练习修改成时序逻辑会如何设计。

2,block 与unblocking

   A,有clock的always中通常使用nonblocking。

  B,无clock的always中通常使用blocking。

  C,assign中使用的 blocking 

  D,同块中,blocking 与nonblocking不并存

 

3,行为建模

  A,if-else 与case   锁存器。

  B,循环 forever,repeat,while,for,generate

4,常用IP。fifo,ram,rom。(原理图设计与代码设计)

5,预编译,系统任务和函数。

6,可综合与不可综合。

7,tb的编写

8,状态机(两种状态机的优缺点与对比。一段式,两段式,三段式状态机)

9,task与function

10,复位 。同步复位的异步释放

11,设计技巧。乒乓,流水线。

12,串并转换,跨时钟域。

 

FPGA知识大梳理(二)verilogHDL语法入门(2)

原文:http://www.cnblogs.com/sepeng/p/5228291.html

(0)
(0)
   
举报
评论 一句话评论(0
关于我们 - 联系我们 - 留言反馈 - 联系我们:wmxa8@hotmail.com
© 2014 bubuko.com 版权所有
打开技术之扣,分享程序人生!