FPGA的PLL锁相环

• PLL实际上是一负反馈系统，其作用是使得电路上的时钟和某一外部时钟的相位同步

pll锁相环有三部分组成：

鉴相器PD、环路滤波器LF和压控振荡器VCO

• 原理：

利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

PD，的作用是检测输入信号和输出信号的相位差

LF，将转换后的电压进行滤波形成控制电压.

• 倍频：

基准。N倍谐波。锁相。

外接晶振时钟是参照！

压控振荡器VCO产生所需要的频率！

• 概括

一种输出一定频率信号的振荡电路，也称为相位同步环（回路）。该回路利用使外部施加的基准信号与 PLL 回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。

FPGA的PLL锁相环

原文：http://www.cnblogs.com/express/p/5093290.html