SDRAM：http://blog.csdn.net/zmq5411/article/details/6524166
H57V2562GTR-75C:4,194,304-WORDS×4Banks×16Bits
刷新速度：8192/64ms。平均7.8125μs刷新一次，晶振50MHz，倍频到100MHz，时钟周期为10ns，故刷新计数器模块的计数值约为：780
但设计中采用15μs（7.8125μs×2=15.625μs）计时，每60ms全部4096行存储区进行一次自刷新 ( 存储体中电容的数据有效保存期上限是64ms )
为了不与存储体中电容的数据有效保存期上限是64ms相冲突， 计划每60ms对全部4096行存储区进行一次自刷新 (60000000/4096)/20=732.421875(ns)，大约取733
原文：http://www.cnblogs.com/fpga-altera/p/4760973.html